10/26 二位元比較器報告 方法二

verilog報告:第二部分
module compare_2c(A_lt_B,A_gt_B,A_eq_B,A,B);
input [1:0]A,B;
output A_lt_B,A_gt_B,A_eq_B;
reg A_lt_B,A_gt_B,A_eq_B;
always @(A or B)
begin
A_lt_B=0;
A_gt_B=0;
A_eq_B=0;
if (A==B)A_eq_B=1;
else if (A>B)A_gt_B=1;
else if (A